CLIPPEDIMAGE= JP402219234A

PAT-NO: JP402219234A

DOCUMENT-IDENTIFIER: JP 02219234 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: August 31, 1990

INVENTOR-INFORMATION:

NAME

TAKAISHI, TAKESHI

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY

N/A

APPL-NO: JP01039731

APPL-DATE: February 20, 1989

INT-CL_(IPC): H01L021/331; H01L029/163 ; H01L029/73

US-CL-CURRENT: 438/FOR.291,117/56 ,438/365

ABSTRACT:

PURPOSE: To realize high speed operation by forming a base layer composed of second conductivity type compound $SiGe(SB)\times(SB)$ (0<x<10) composed of silicon Si and germanium Ge, on an emitter region composed of first conductivity type single crystal silicon, and forming a collector composed of first conductivity type $SiGe(SB)\times(SB)$ on the base layer.

CONSTITUTION: On an emitter layer 102 of an N-type single crystal $\frac{\text{silicon}}{\text{film}}$

epitaxially grown on a $\frac{1}{SB} = \frac{100}{SB} = \frac{100}{S$

doped with high concentration is formed by plasma CVD method, and then an insulating layer 105 is formed on the surface. After a window for forming an emitter is opened in the insulating layer 105, a collector layer 104 of N-type

polycrystalline SiGe<SB>x</SB> is formed by the same way se the base layer; a collector is formed by etching; a collector electrode 106, a base electrode 107, and an emitter electrode 108 are formed. Thereby a circuit of high speed

and high performance can be manufactured.

COPYRIGHT: (C) 1990, JPO& Japio

⑩日本国特許庁(JP)

⑩ 特許 出願 公開

^② 公開特許公報(A) 平2-219234

®Int. Cl. 5

識別記号

1.1

庁内整理番号

❸公開 平成 2年(1990) 8月31日

H 01 L 21/331

8526-5F

8526-5F H 01 L 29/72

審査請求 未請求 請求項の数 1 (全5頁)

59発明の名称 半導体装置

> 20特 平1-39731 顧

29出 願 平1(1989)2月20日

@発 明 者 髙 石 武

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

包出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

砂代 理 人 弁理士 上柳 雅誉 外1名

朋

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 第一導電型の単結晶シリコンから成るエ ミッタ 領域上に、 シリコンSiとゲルマニウムG e から成る第二導電型の化合物 SiGex(0 < × <10)から成るベース層を形成し、 さらにそ の上に第一導電型の化合物SiGexから成るコ レクタを形成することによって作製されることを 特徴とする半導体發躍。

(2) 上記SiGexのxの値がエミッタ領域 から返ざかるにつれて大きいことを特徴とする詩 求項1記載の半導体装置。

3. 発明の詳細な説明

〔底業上の利用分野〕

本発明は半導体装置に係り、特に電流増幅率が

高く、 高速性に優れたヘテロ接合を有する半導体 装置に関する。

〔従来の技術〕

トランジスタにおいて、 近年ますますその 高速 性が要求され、 ベース領域よりもパンドギャップ の広いエミッタ層を有するいわゆるヘテロ接合ト ランジスタが注目されている。

このトランジスタは、 npn型で考えると、 ベ ースからエミッタへ注入される正孔が価電子帯の 大きな障壁によってブロックされ、 そのためエミ ツタの注入効率が高くなる。 また、 ベース不純物 濃度を高くすることができるので、 ベース抵抗を 低減でき、 高速化することができる。

従来、 ヘテロ接合トランジスタはGaABを中 心とする化合物半導体で構成されているが、 コス トが高く、 製造技術が不完全なことから、 工業生 産性は低く替及にはもう一歩である。

これに対して、 最近シリコンを母体とするヘテ 口接合トランジスタの研究が盛んになってきてい る。第4図はヘテロ接合の格子定数の違いを小さ

くするためにエミッタ403及び413にSiC ソ化合物(ソの値がベース領域402及び412 から違ざかるにつれて小さい)を用いた例である。 (特公昭59-10651)シリコンを母体とす ることによって現存の量虚製造工程との適合性も 庚好であり、また酸細加工技術を適用し高速化等 の性能向上が実現できる。

〔発明が解決しようとする課題〕

しかし、シリコンのキャリア移動度はGaAs化合物に比べて非常に小さいため、S1Cyエミッタを用いただけでは十分な高速化とは言えない。また、エミッタとベースの間のヘテロ接合における格子不整合が存在するために、接合界面におけるキャリアの再結合による鬼流が無視できるいと従って、理論から予測された電気特性を得ることができない。加えて、S1Cy化合物はキャリアの移動度が低いために大きな寄生抵抗がついてしまい、高速動作は難しい。

(課題を解決するための手段) 本発明の半導体装置は

-3-

e x のコレクタ 暦 1 0 4 を ベース層 と 同様の 方法 で形成し、 コレクタをエッチングにより形成し、 コレクタ 電極 1 0 6、 ベース電極 1 0 7、 エミッ タ 電極 1 0 8 を形成する。

ベース・エミッタ層は微結晶や非晶質のような 非単結晶SiGex化合物で良く、また、 形成方 法も減圧CVD法、 常圧CVD法、 スパッタ法等 (1) 第一将電型の単結晶シリコンから成るエミッタ領域上に、シリコンSiとゲルマニウムGeから成る第二将型型の化合物SiGexから成るベース層を形成し、さらにその上に第一導電型の化合物SiGexから成るコレクタを形成することによって作製されることを特徴とする。

(2) 第一項において、 上記SiGexのxの 値がエミッタ領域から遠ざかるにつれて大きいこ とを特徴とする。

(実施例)

第1回は本発明の半導体装置をnpn型へテロ投合トランジスタに応用したに実施例を示す型シリンは高濃度にドーエとはシリコン基板、102はシリコンを服上にエピタキエにの対象を引きます。102のエミッタ層上にベースを110をpmの多結のである。102のアンシャンのでは、100に絶縁層105を形成する。絶縁層105にはの多結局105を形成する。ル型の多結局105を形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の多形成用の窓を開けた後、n型の

-4-

でも良い。

ベースに非晶質SiGex化合物を用いた場合には、エミッタ側の端でx=0としてもエミッタ部とのパンドギャップの大きさがかなり異なるが、ベース層を高濃度にドープすることによってパンドギャップが小さくなり、ベース・エミッタ間のパンドの段差が緩和され、ベース抵抗が下がることから高速化に良好な結果を示す。

第1 図のように、 基板 解がエミッタである構造は E C L (E m i t t t e r C o u p l e d L o g i c) 回路 や C M L (C u r r e n t M o d e L o g i c) 回路 に好適である。 第3 図は本発明を用いて C M L 回路を製作した実施例である。 本発明を用いることによって、 従来よりも一層高速(高性能)な回路を作製することが可能となる。

また、絶縁基板もしくは絶縁層上に本発明の半 等体装置を形成することによって、 液晶パネル等 の画像デバイス等、 さらに多くのデバイスへの応 用が可能となり、 その上三次元デバイスへの応用 も可能となる。 絶縁基板もしくは絶縁層上に本発明の半導体装置を形成する場合には、 先に述べた実施例(第1図)のようなコレクタトップ型ばかりでなく、 エミッタトップ型、 さらには模型のパイポーラトランジスタの形成が可能となり、 一層広い応用が可能となる。

本発明の半導体装置とCMOS回路を組合せることによって高性能BiCMOS(HBT-CMOS)回路を作製することが可能である。その際に現有のシリコンプロセス(加工、製膜等)が使えるのは大きな利点である。

以上、npn型のヘテロ接合トランジスタの実 施例を示したが、pnp型のヘテロ接合トランジ スタに応用した場合にも同様の効果が得られる。 〔発明の効果〕

以上述べたように、本発明によるSiGexから成る傾斜ベース及びナロウギャップコレクタを有するヘテロ接合バイボーラトランジスタにおいては、 相対的ワイドギャップなエミッタを有することから得られる高階構取、 高速及び良好な高周

-7-

104…コレクタ

以 .E

出順人 セイコーエブソン株式会社 代理人 弁理士 上柳雅巻 他1名 波特性をさらに改善することが可能となる。 また、 現有の量度製造工程との適合性も良好である。

SiGexはキャリア移動度が高く、 格子定数 もSiに近い (x = 9: SiGe o で 5: 8 3 A、 Siで 5: 431 A) ので、 SiCy (O < y < 1) を用いた場合より高性能なトランジスタを実 現できる。

4. 図面の簡単な説明

第1回は本発明の半導体装置を応用したnpn型トランジスタの実施例を示す断面図。

第2図(a)は第1図の実施例におけるパンド図。第2図(b)は第1図の実施例におけるゲルマニウム混合比×の値を示す図。

第3図は本発明の半導体装置を用いてCML回路を作製した実施例を示す図。


第4図(A)は従来例を示す斯面図。 第4図(b)は従来例のバンド図。

102... エミッタ


103 ... ~ ~ 7

第 1 図


-g-




第 2 図



第 2 図




第 3 図



第4図

(.7



第4図